EPYC Venice của AMD là chip máy chủ đầu tiên trên 2nm — 256 nhân và băng thông bộ nhớ 1,6 TB/s

Ngành công nghiệp bán dẫn đã vượt qua một cột mốc vào ngày 22 tháng 7. AMD công bố tại sự kiện Advancing AI 2026 rằng EPYC Venice — thế hệ thứ sáu của dòng CPU server, xây dựng trên kiến trúc Zen 6 — đang bước vào sản xuất hàng loạt trên tiến trình 2nm của TSMC. Chưa có chip điện toán hiệu năng cao nào được xuất xưởng trên tiến trình 2nm trước đây. Venice là chip đầu tiên.

Cấu hình chính có 256 lõi và 512 luồng trên tám Core Complex Dies, mỗi CCD chứa 32 lõi Zen 6 — tăng 33% mật độ lõi so với thiết kế CCD trước đó. Nền tảng này giới thiệu socket SP7 mới với 16 kênh bộ nhớ, mang lại băng thông tổng cộng 1,6 TB/s, gần gấp ba lần mức 614 GB/s của thế hệ Turin sắp ra mắt. PCIe Gen 6 ở tốc độ 64 Gbps và Infinity Fabric thế hệ thứ năm hoàn thiện hệ thống kết nối.

Nút 2nm của TSMC thực hiện bước nhảy từ FinFET sang transistor nanosheet GAA (gate-all-around) — một thay đổi cấu trúc mà TSMC đánh giá mang lại hiệu năng cao hơn 10 đến 15% ở cùng mức năng lượng, hoặc giảm 25 đến 30% năng lượng ở hiệu năng tương đương, với mật độ transistor tăng 15%. Tuyên bố điểm chuẩn của AMD là cải thiện thông lượng CPU 70% so với lõi Zen 5 của Turin. Trong khối lượng công việc suy luận AI, AMD tuyên bố thông lượng gấp 2,2 lần so với nền tảng Vera cạnh tranh của NVIDIA ở cấp 256 lõi.

Venice có bốn dòng sản phẩm. EPYC 9006 SP7 hàng đầu là phần Agentic AI 256 lõi với xung nhịp 5 GHz và 128 làn PCIe Gen6. EPYC 9006X SP7 đạt tối đa 96 lõi nhưng chạy ở 5,15 GHz với bộ nhớ đệm L3 gấp ba lần mỗi lõi — nhắm đến khối lượng công việc HPC và mô phỏng nơi độ trễ quan trọng hơn độ song song thô. Dòng SP8 bao gồm các triển khai biên và hạn chế năng lượng với 8 đến 128 lõi. SKU thứ tư, EPYC 9006 LP Verano, mang bộ nhớ LPDDR5X và băng thông CPU-GPU 112 Gbps cho khung AI quy mô rack.

Tổng bộ nhớ đệm L3 trên SKU hàng đầu đạt 1.152 MB 3D V-Cache — một con số trở nên phù hợp cho các lớp mô hình AI có thể được giữ trên chip thay vì quay lại DRAM. AMD chưa công bố giá cho bất kỳ biến thể Venice nào. Các nhà cung cấp đám mây và OEM dự kiến sẽ công bố khung thời gian có sẵn riêng, với một số siêu quy mô lớn đã được xác nhận là khách hàng sớm.

Bối cảnh cạnh tranh rất quan trọng. Thế hệ Granite Rapids-D tiếp theo của Intel vẫn đang trên Intel 18A, vẫn còn nhiều tháng nữa mới đạt được sản lượng khối lượng ở quy mô cần thiết cho một sản phẩm như thế này. Sự chuyển dịch của NVIDIA sang silicon CPU riêng với Vera và Grace có nghĩa là nhà cung cấp GPU giờ đây cũng là đối thủ cạnh tranh trực tiếp trong socket CPU. Venice ra mắt trước khi cả hai đối thủ đạt được quy mô sản xuất tương đương, điều này trong lịch sử chuyển thành tỷ lệ thắng trong các chu kỳ mua sắm đám mây kéo dài 12 đến 18 tháng.

Đối với các nhà vận hành khối lượng công việc AI, con số băng thông bộ nhớ là yếu tố liên quan trực tiếp nhất. Huấn luyện và suy luận ở quy mô lớn chủ yếu bị giới hạn bởi băng thông, và việc nhân đôi băng thông hiệu quả trên mỗi nút rack thay đổi phép tính chi phí mỗi token một cách có thể đo lường được. Các nhà khai thác đám mây vốn đã đặt trước lượng lớn GPU một phần để bù đắp cho các nút thắt CPU nay có một hướng đi thay thế. Phép tính đó sẽ tự giải quyết trong hai mùa mua sắm tới.

Thẻ: trí tuệ nhân tạo, AMD, CPU máy chủ, EPYC Venice, HPC, Zen 6